完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
cmos的slvs-ec协议40针引脚该如何连接到xilinx a7开发版上? +1 CMOS FPGA Xilinx 飞线
jf_72026302 2024-3-28 来源: FPGA|CPLD|ASIC论坛
FPGA与LoRa模块的串口通信问题 +20 FPGA 串口通信 LoRa模块
aaazhang 2024-3-21 来源: FPGA|CPLD|ASIC论坛
京畿提督 2024-1-12 来源: FPGA|CPLD|ASIC论坛
编码器的abz相是5v信号,可以直接接入FPGA3.3V的引脚吗? fpga 编码器 5V编码器
g86sg406sd 2023-8-6 来源: FPGA|CPLD|ASIC论坛
chenbingjy 2023-6-24 来源: FPGA|CPLD|ASIC论坛
关于在ISE中使用always @ (*)时报错 Xilinx ISE
engl 2017-10-12 来源: FPGA|CPLD|ASIC论坛
求助 quartusII13版本中调用firip核遇到的问题 quartus IP核
yuluo530 2018-4-23 来源: FPGA|CPLD|ASIC论坛
Eclipse无法创建Application and Bsp Eclipse
494855696 2018-5-31 来源: FPGA|CPLD|ASIC论坛
Xilinx 在ISE已完成的工程文件中添加IP核 Xilinx IP核 ISE
xpfshawn 2018-1-11 来源: FPGA|CPLD|ASIC论坛
sdqzw 2018-5-10 来源: FPGA|CPLD|ASIC论坛
用FPGA实现SPWM,对于其中的ROM的CLOCK端口如何使用?
以眨眼干杯 2018-4-7 来源: FPGA|CPLD|ASIC论坛
关于FPGA的{12 - color_width{1'b0}} 是什么意思?
nawei87 2018-7-12 来源: FPGA|CPLD|ASIC论坛
这个fpga数码管动态显示程序错误吗?动态扫描不出来 数码管
你的微笑如茉莉 2018-8-10 来源: FPGA|CPLD|ASIC论坛
24不可说 2017-4-15 来源: FPGA|CPLD|ASIC论坛
有没有大牛在FPGA里写过IIR滤波算法的啊???遇到问题了,求指导啊??? 滤波算法
@心疼你的心疼@ 2017-7-14 来源: FPGA|CPLD|ASIC论坛
成长的小师弟 2018-10-11 来源: FPGA|CPLD|ASIC论坛
有关modelsim仿真fft核出现的错误 modelsim 仿真 FFT
afterGlow4ever 2019-2-26 来源: FPGA|CPLD|ASIC论坛
chipscope没有信号,warning说数据显示不完整,不知道原因 ISE FPGA Chipscope warning
beHancock 2018-12-19 来源: FPGA|CPLD|ASIC论坛
如何在FPGA中把图像数据转为BMP格式,并存入SD卡 FPGA BMP
胡扯123 2018-11-22 来源: FPGA|CPLD|ASIC论坛
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-4-19 19:28 , Processed in 0.671168 second(s), Total 123, Slave 121 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号