完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
cmos的slvs-ec协议40针引脚该如何连接到xilinx a7开发版上? +1 CMOS FPGA Xilinx 飞线
jf_72026302 2024-3-28 来源: FPGA|CPLD|ASIC论坛
FPGA与LoRa模块的串口通信问题 FPGA 串口通信 LoRa模块
aaazhang 2024-3-21 来源: FPGA|CPLD|ASIC论坛
京畿提督 2024-1-12 来源: FPGA|CPLD|ASIC论坛
编码器的abz相是5v信号,可以直接接入FPGA3.3V的引脚吗? fpga 编码器 5V编码器
g86sg406sd 2023-8-6 来源: FPGA|CPLD|ASIC论坛
chenbingjy 2023-6-24 来源: FPGA|CPLD|ASIC论坛
用quartus ii 11.0版本进行仿真,点EDA运行工具时弹出警告 quartus
wang_king 2017-11-10 来源: FPGA|CPLD|ASIC论坛
风吹麦浪OHYE 2018-6-2 来源: FPGA|CPLD|ASIC论坛
459917504 2018-2-25 来源: FPGA|CPLD|ASIC论坛
cnszdz 2018-1-29 来源: FPGA|CPLD|ASIC论坛
DDR3的读写--Spartan-6 x16,感觉data mask有问题 DDR3
全脂牛奶 2018-6-28 来源: FPGA|CPLD|ASIC论坛
LCD显示SD卡中的图片,出现一些问题 请问如何设置屏幕复位信号? LCD SD卡
谢谢谢 2018-8-7 来源: FPGA|CPLD|ASIC论坛
281110040 2017-2-20 来源: FPGA|CPLD|ASIC论坛
FPGA:格雷码编码&能否用某计数器计数的值作为触发状态机的跳转条件 状态机
caoheqichun11 2017-6-19 来源: FPGA|CPLD|ASIC论坛
rainy332616759 2017-8-11 来源: FPGA|CPLD|ASIC论坛
有关基于verilog的CRC校验的问题 CRC Verilog 寄存器
幽白sky 2019-3-11 来源: FPGA|CPLD|ASIC论坛
请问FPGA与DDR3是否必须放置在同一层? FPGA DDR3
safaafd 2018-12-26 来源: FPGA|CPLD|ASIC论坛
醉月含 2017-9-11 来源: FPGA|CPLD|ASIC论坛
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-4-25 15:15 , Processed in 0.663389 second(s), Total 118, Slave 116 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号